IT之家12 月 28 日音讯，据 Toms Hardware报导，在本月举办的 IEDM 2023 会议上，台积电拟定了供给包括 1 万亿个晶体管的芯片封装道路，这一方案与英特尔上一年泄漏的规划相似。

  当然，1 万亿晶体管是来自单个芯片封装上的 3D 封装小芯片调集，但台积电也在致力于开发单个芯片 2000 亿晶体管。

  为了完结这一方针，该公司重申正在致力于 2nm 级 N2 和 N2P 出产节点，以及 1.4nm 级 A14 和 1nm 级 A10 制作工艺，估计将于 2030 年完结。

  此外，台积电估计封装技能（CoWoS、InFO、SoIC 等）将不断获得前进，使其可以在 2030 年左右构建封装超越 1 万亿个晶体管的大规模多芯片解决方案。

  据IT之家此前报导，台积电在会议上还泄漏，其 1.4nm 级工艺制程研制现已全面打开。一起，台积电重申，2nm 级制程将按方案于 2025 年开端量产。

  广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等方式），用于传递更加多信息，节约甄选时刻，成果仅供参考，IT之家一切文章均包括本声明。